En el marco de la International Supercomputing Conference en Leipzig, Alemania Intel ha anunciado esta próxima generación de co-procesadores PCIe 3.0 para computación de alto rendimiento (HPC) y ahora tambien en formato de socket para servidores.
Ahora se dieron a conocer algunos detalles de sus nuevos y próximos co-procesadores Xeon Phi de segunda generación “Knights Landing”, los cuales mediante una arquitectura de cómputo denominada por Intel como Neo-Heterogeneous Compute o Computación neo-heterogénea, permite a estos co-procesadores brindar todo su potencial de computo trabajando en conjunto con procesadores Intel Xeon, además de simplificar el modelo de programación. Esta iniciativa apunta de paso a opacar a la arquitectura de computo HSA (Heterogeneous System Architecture) de AMD en lo que respecta a trabajo altamente paralelo y programación y de pasada también a la arquitectura CUDA de NVIDIA.
La particularidad de estoS próximos procesadores (ya que aun no se lanzan oficialmente) es que incrementarán sus capacidades de súper cómputo y estarán fabricados con tecnología de proceso de 14nm Tri-Gate de segunda generación, con todos los beneficios y mejoras que Intel brinde pasando de un proceso de manufactura de 20nm Tri-Gate a un proceso de sólo 14nm. Recuerden que Intel desde hace bastante tiempo vienen equipando sus fabricas para nodos de producción a 14nm.
La segunda novedad de estos co-procesadores, es que justamente ya no serán solo eso y vendrán tanto en versiones PCI Express como los modelos actuales, pero también en ediciones que utilicen el tradicional Socket LGA XXXX, llevando estos co-procesadores desde el mercado HPC a placas para servidores y micro-servidores. En este contexto las versiones para socket serán totalmente autónomas, a diferencia de los co-procesadores Xeon Phi actuales que se conectan como un acelerador de cómputo y trabajan en conjunto con otra CPU, en este caso Xeon tradicionales. Intel indica que los Xeon Phi ya no serán solo un simple co-procesador PCIe y se convertirán en una unidad de cómputo autónoma. Esta medida obedece a simplificar también las labores de programación de código para los programadores.
Otra de las mejoras que Intel introducirá en la arquitectura de “Knights Landing” para impulsar el rendimiento para cargas de trabajo de computación de alto rendimiento (HPC) será incrementar significativamente el ancho de banda de memorias, ya que todos los productos basados en “Knights Landing” integraran memoria on-die, es decir, dentro del mismo empaque. Esto permitirá eliminar cuellos de botella en la alta demanda de las tareas de cómputo, además de reducir latencias en el acceso a los datos.
Los Xeon Phi “Knights Landing” (14nm) serán los sucesores de los actuales Xeon Phi “Knights Corner”anunciados por las mismas fechas en el 2012 y que están fabricados a 20nm. Al estar basados en el formato de una tarjeta con conexion PCIe, la actualización será más sencilla para reemplazar estos últimos por los primeros. Se espera que los próximos Xeon Phi “Knights Corner” esten disponibles el próximo año o finales de este.
Fuente: Intel
